28

Calculateur de cycle pour le Cortex A8

juin
Proposé par Etienne SOBOLE
parse Time:0.028 sec. - count Time:0.028 sec.
Ebola Info Instruction Comment
a.1-0    1c          
movw r1, #10560
                     
.L8:
n.1-0    1c          
vld1.64 {d0, d1}, [r0,:128]!
n.2-0    1c n0       
VPADAL.U16 q12,q0
n.2-1    1c          
vld1.64 {d2, d3}, [r0,:128]!
n.3-0    1c          
VPADAL.U16 q13,q1
n.3-1    1c          
vld1.64 {d4, d5}, [r0,:128]!
n.4-0    1c          
VPADAL.U16 q14,q2
n.4-1    1c          
vld1.64 {d6, d7}, [r0,:128]!
n.5-0    1c          
VPADAL.U16 q15,q3
n.5-1    1c          
vld1.64 {d8, d9}, [r0,:128]!
n.6-0    1c          
VPADAL.U16 q12,q4
n.6-1    1c          
vld1.64 {d10, d11}, [r0,:128]!
n.7-0    1c          
VPADAL.U16 q13,q5
n.7-1    1c          
vld1.64 {d12, d13}, [r0,:128]!
n.8-0    1c          
VPADAL.U16 q14,q6
n.8-1    1c          
vld1.64 {d14, d15}, [r0,:128]!
n.9-0    1c          
VPADAL.U16 q15,q7
n.9-1    1c          
vld1.64 {d16, d17}, [r0,:128]!
n.10-0   1c          
VPADAL.U16 q12,q8
n.10-1   1c          
vld1.64 {d18, d19}, [r0,:128]!
n.11-0   1c          
VPADAL.U16 q13,q9
n.11-1   1c          
vld1.64 {d20, d21}, [r0,:128]!
n.12-0   1c          
VPADAL.U16 q14,q10
n.12-1   1c          
vld1.64 {d22, d23}, [r0,:128]!
n.13-0   1c          
VPADAL.U16 q15,q11
                     
 
a.13-0   1c          
subs r1, r1, #192
a.13-1   1c          
bne .L8
                     
 
                     
 

Comment lire les résultat du compteur de cycles

(u.cccc-p ee xx rrr:ll)
  • u est l'unité d'execution: a (arm), n (neon) or v (VPf)
  • cccc est le cycle d'exécution de l'instruction
  • p est le pipeline utilisé
  • ee est le nombre de cycle nécessaire à l'exécution de l'instruction
  • xx indique un blocage du Cortex qui n'est pas due à un registre
    • p0 attend le pipeline 0 de l'ARM
    • n0 attend le pipeline 0 de NEON
    • ls attend que l'unité fonctionnel Load/Store soit disponible
    • nq attend que la queue NEON soit disponible
    • wb attend que les registres NEON aient atteind le cycle de Writeback. Peut arrivé lors d'une instruction VMOV Arm reg, Neon reg
    • wn attend que la queue d'instruction NEON soit vide avant d'excuter une instruction VPf
  • rrr est le dernier registre engendrant un ou plusieurs bulles dans le pipeline
  • ll est le nombre de bulles engendrées par l’attente de ce registre