Processeur & Architecture

26

Le RiscOS n’en fini pas de survivre.

nov

Je suis un peu surchargé de travail en ce moment, ce qui explique que je n’ai pas trop le temps de plancher sur des posts un peu trop technique, et donc aujourd’hui voilà juste une petite information pour les Ultra geek !
Ultra geek car on n’est déjà pas nombreux à connaître le Raspberry Pi, alors si on croise cette population avec celle qui connait le RiscOS, il ne reste pas grand monde !

more...
08

15 jours de dev sur l’Intel z2460.

juil

Cela m’aura pris 2 semaines, mais j’ai fini par porter mon moteur 2D sur l’Intel z2460!
Retour d’expérience assez intéressant! Car développer sur Android c’est déjà sport, mais alors coder en natif pour le x86, ça devient carrément le grand saut dans l’inconnu ! Rien n’est réellement fini, ni complètement fonctionnel!
Du coup on peut passer un temps assez incroyable à chercher les raisons d’un tout petit problème !!! Bon au final, ça vaut quand même le coup ! L’Intel étant comme je le pressentais plutôt assez performant !

more...
 | Tags:
20

Fini les vacances pour ARM !!!

juin

Ca devrait arriver, même si on pouvait espérer que non!
Intel arrive dans le monde du smartphone avec son medfield Z2460.
Si Intel sait faire des processeurs (et de très bons processeurs), on avait cru que la gestion de l’énergie n’était pas son fort, et que donc, il n’était pas prêt de venir concurrencer l’ARM dans nos chers smartphones.
Et pourtant ils arrivent et ça va faire mal !

more...
 | Tags:
05

Quelques détails sur la nouvelle architecture Aarch64!

déc

ARM vient juste de rendre public une première documentation concernant l’architecture Aarch64 – la version 64 bit de l’ARM.
Depuis plus de 20 ans, l’architecture 32bit à évolué en conservant une compatibilité ascendante avec les toutes premières version de l’ARM.
ARM a profité de cette nouvelle architecture, pour repartir à “zero” (enfin c’est un bien grand mot) en nous proposant un nouveau jeu d’instructions. Et comme c’est souvent le cas avec les petits génies d’ARM, c’est plutôt bien pensé !

more...
10

Lever le voile sur la table de cycles du Cortex A8 : Part 2

jan

Lors de mon précédent article sur le fonctionnement du pipeline de NEON, je n’avais pas voulu entrer trop dans les détails. Pourtant, pour avoir une bonne compréhension du fonctionnement de NEON, et comment optimiser au maximum son utilisation il faut absolument comprendre ce que sont les “unités fonctionnelles” (functional unit).

more...
 | Tags:
22

Lever le voile sur la table de cycles du Cortex A8 : Part 1

déc

A mon époque – puisque je date d’une autre époque – lire une table de cycle était relativement simple.
L’ARM3 disposait d’un pipeline à 3 niveaux:

  • Décodage
  • Execution
  • Ecriture

Du coup lire la table de cycle revenait à prendre le temps d’exécution de l’instruction et c’était à peu prêt tout.
Ce n’est plus du tout le cas à présent. Même si une fois que l’on a compris tout semble logique, il faut tout de même un petit peu d’effort pour bien assimiler le concept et beaucoup de travail pour calculer en amont le nombre de cycles que va prendre telle ou telle fonction.

more...
 | Tags:
10

Petite visite des Cortex A8 et A9

nov

Tout développeur Assembleur se doit de connaitre au minimum les instructions de son processeur mais également leur temps d’exécution.
Pourtant ici je vais plutôt vous parler des règles d’utilisation des propriétés superscalaire des Cortex.

Les Cortex A8 et A9 disposent de 2 pipelines d’exécutions.
Cela veut dire, en théorie, que le processeur va pouvoir exécuter deux instructions dans le même cycle.
Toutes les instructions des Cortex A8 et A9 peuvent s’exécuter dans les deux pipelines à l’exception des cas suivants :

more...